(19) 世界知的所有権機関 国際事務局



(43) 国際公開日 2003年10月23日(23.10.2003)

PCT

(10) 国際公開番号 WO 03/088341 A1

(51) 国際特許分類7:

H01L 21/316

(21) 国際出願番号:

PCT/JP03/04125

(22) 国際出願日:

2003年3月31日(31.03.2003)

(25) 国際出願の言語:

日本語

(26) 国際公開の言語:

日本語

(30) 優先権データ:

特願2002-97845 2002 年3 月29 日 (29.03.2002)

(71) 出願人 (米国を除く全ての指定国について): 東京エレ クトロン株式会社 (TOKYO ELECTRON LIMITED) [JP/JP]; 〒107-8481 東京都港区赤坂五丁目3番6号 Tokyo (JP).

(72) 発明者; および


(75) 発明者/出願人 (米国についてのみ): 菅原 卓也 (SUG-AWARA, Takuya) [JP/JP]; 〒407-0192 山梨県 韮崎市穂 坂町 三ツ沢 6 5 0 東京エレクトロン株式会社内 Yamanashi (JP). 多田 吉秀 (TADA, Yoshihide) - [JP/JP]; 〒 407-0192 山梨県 韮崎市穂坂町 三ツ沢650 東京 エレクトロン株式会社内 Yamanashi (JP). 中村 源志 (NAKAMURA,Genji) [JP/JP]; 〒407-0192 山梨県 韮崎 市穂坂町 三ツ沢650 東京エレクトロン株式会社内 Yamanashi (JP). 尾崎 成則 (OZAKI, Shigenor) [JP/JP]; 〒660-0891 兵庫県 尼崎市 扶桑町 1-8 東京エレク トロン株式会社内 Hyogo (JP). 中西 敏雄 (NAKAN-ISHI, Toshio [JP/JP]; 〒660-0891 兵庫県 尼崎市 扶桑 町 1-8 東京/エレクトロン株式会社内 Hyogo (JP). 佐々木 勝 (SASAKI,Masaru) [JP/JP]; 〒660-0891 兵 庫県 尼崎市 扶桑町 1-8 東京エレクトロン株式

/続葉有/

(54) Title: METHOD FOR FORMING UNDERLYING INSULATION FILM


(54) 発明の名称: 下地絶縁膜の形成方法

(a)



(57) Abstract: A method for forming an underlying film at the interface between an insulation film and a basic material for electronic device by irradiating the surface of the insulation film formed on the basic material for electronic device with plasma based on a processing gas containing at least oxygen atoms. A high-quality underlying film can be obtained at the interface between the insulation film and the basic material for electronic device in order to enhance the characteristics of the insulation film.

(57) 要約: 電子デバイス用基材上に配置された絶 縁膜の表面に、少なくとも酸素原子含有ガスを 含む処理ガスに基づくプラズマを照射して、該 絶縁膜と電子デバイス用基材との界面に下地膜 を形成する。絶縁膜と、電子デバイス用基材と の間の界面に、該絶縁膜の特性を向上させるべ き良質な下地膜が得られる。



WO 03/088341 A1

会社内 Hyogo (JP). 松山 征嗣 (MATSUYAMA,Seiji) [JP/JP]; 〒660-0891 兵庫県 尼崎市 扶桑町 1-8 東京エレクトロン株式会社内 Hyogo (JP). 長谷部 一秀 (HASEBE,Kazuhide) [JP/JP]; 〒407-0192 山梨県 韮崎市穂坂町 三ツ沢 6 5 0 東京エレクトロン東北株式会社内 Yamanashi (JP). 中島 滋 (NAKAJIMA,Shigeru) [JP/JP]; 〒407-0192 山梨県 韮崎市穂坂町三ツ沢 6 5 0 東京エレクトロン東北株式会社内 Yamanashi (JP). 藤原 友紀 (FUJIWARA,Tomonori) [JP/JP]; 〒407-0192 山梨県 韮崎市穂坂町三ツ沢 6 5 0 東京エレクトロン東北株式会社内 Yamanashi (JP).

- (74) 代理人: 石田 敬 、外(ISHIDA,Takashi et al.); 〒105-8423 東京都港区虎ノ門三丁目 5番 1 号虎ノ門 3 7森 ビル 青和特許法律事務所 Tokyo (JP).
- (81) 指定国 (国内): AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KR, KZ, LC, LK, LR, LS, LT,

LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NI, NO, NZ, OM, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.

(84) 指定国 (広域): ARIPO 特許 (GH, GM, KE, LS, MW, MZ, SD, SL, SZ, TZ, UG, ZM, ZW), ユーラシア特許 (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM), ヨーロッパ特許 (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IT, LU, MC, NL, PT, RO, SE, SI, SK, TR), OAPI 特許 (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).

添付公開書類:

— 国際調査報告書

2文字コード及び他の略語については、定期発行される 各PCTガゼットの巻頭に掲載されている「コードと略語 のガイダンスノート」を参照。

明 細 書

下地絶縁膜の形成方法

技術分野

本発明は、良好な界面特性を有する絶縁膜を形成する方法に関する。より詳しくは、本発明は、絶縁膜に、少なくとも酸素原子含有ガスを含む処理ガスに基づくプラズマを照射して、該絶縁膜と基材との間の界面特性を向上させる方法に関する。本発明の改質方法は、特に、いわゆるHigh-k(高誘電率)材料に好適に使用可能である。

背景技術

本発明は半導体ないし半導体装置、液晶デバイス等の電子デバイス材料の製造に一般的に広く適用可能であるが、ここでは説明の便宜のために、半導体装置(devices)の背景技術を例にとって説明する。

シリコンを始めとする半導体ないし電子デバイス材料用基材には、酸化膜の形成、CVD等による成膜、エッチング等の種々の処理が施される。近年の半導体装置の微細化、および高性能化の要請に伴い、(例えば、リーク電流の点で)より高性能な絶縁膜に対するニーズが著しく高まって来ている。これは、従来の比較的に集積度が低いデバイスにおいては事実上問題とならなかったような程度のリーク電流であっても、近年の微細化および/又は高性能化したデバイスにおいては、シビアな問題を生ずる可能性があるためである。特に、近年始まった、いわゆるユビキタス社会(何時でもどこでもネットワークに繋がる電子デバイスを媒体にした情報化社会)に

おける携帯型電子機器の発達には低消費電力デバイスが必須であり、このリーク電流の低減が極めて重要な課題となる。

典型的には、例えば、次世代MOSトランジスタを開発する上で、高性能のシリコンLSIの微細化を追求していくとリーク電流が増大して、消費電力も増大するという問題が生じている。そこで性能を追求しつつ消費電力を少なくするためには、MOSトランジスタのゲートリーク電流を増加させずにトランジスタの特性を向上させることが必要となる。

しかしながら、このように優れた特性が期待される絶縁膜を実際にCVD(化学気相堆積法)等により成膜した場合、特に実用性が極めて高い(例えば、12A(オングストローム)程度に比較的に薄い)絶縁膜においては、該絶縁膜と、その下地たる電子デバイス用基材との間で良好な界面特性を得ることが困難であった。

このような課題を解決するための一つの有力な方法は、基材上に極めて薄い (例えば、10A以下)下地膜を形成した後に、該下地膜上に絶縁膜をすることである。しかしながら、従来の熱酸化技術ないしプラズマ酸化技術 (これらの技術による薄い膜厚コントロールは困難である)を用いて、このように薄い下地膜を直接に電子デバイス用基材上に成膜速度や面内均一性を制御しながら形成することは、極めて困難であった。

発明の開示

本発明の目的は、上記した従来技術の欠点を解消した下地膜の形成方法を提供することにある。

本発明の他の目的は、絶縁膜と、電子デバイス用基材との間の界面に、トランジスタの特性を向上させるべき良質な下地膜を与える方法を提供することにある。

本発明者は鋭意研究の結果、従来におけるように電子デバイス用基材上に下地膜を形成した後に、絶縁膜(例えば、High-k材料膜)を形成するのではなく、電子デバイス用基材上に一旦絶縁膜(例えば、High-k材料膜)を形成し、少なくとも酸素原子含有ガスを含む処理ガスに基づくプラズマを該絶縁膜を透過させ、該絶縁膜ー基材界面に下地膜を形成することが、上記目的の達成のために極めて効果的なことを見出した。

本発明の下地膜の形成方法は上記知見に基づくものであり、より詳しくは、電子デバイス用基材上に配置された絶縁膜の表面に、少なくとも酸素原子含有ガスを含む処理ガスに基づくプラズマを照射して、該絶縁膜と電子デバイス用基材との界面に下地膜を形成することを特徴とするものである。

本発明によれば、更に、電子デバイス用基材と、該基材上に配置された下地膜と、該下地膜上に配置された絶縁膜とを少なくとも含む電子デバイス用材料であって;前記下地膜が、前記絶縁膜側からのプラズマ照射によって形成された膜であることを特徴とする電子デバイス用材料が提供される。

上記構成を有する本発明の下地膜の形成方法においては、プラズマ活性種(例えば酸素反応種)が絶縁膜表面側から該絶縁膜を透過して、絶縁膜ー基材界面に到達して、該界面近傍に下地膜を形成する。本発明においては、電子デバイス用基材上に直接に下地膜を形

成する場合に比べて成膜速度のコントロール(すなわち、成膜時間のコントロール)が容易であるため、該下地膜の膜厚コントロール、および/又は下地膜の面内の均一性を向上させることが容易となる。

図面の簡単な説明

図1は、本発明の下地絶縁膜の形成方法方法により製造可能な半導体装置の一例を示す模式的な垂直断面図である。

図2は、本発明の下地絶縁膜の形成方法方法を実施するための半 導体製造装置の一例を示す模式平面図である。

図3は、本発明の下地絶縁膜の形成方法方法に使用可能な平面アンテナ (RLSA; Slot Plane AntennaないしSPAと称される場合もある) プラズマ処理ユニットの一例を示す模式的な垂直断面図である。

図4は、本発明の下地絶縁膜の形成方法装置に使用可能なRLS Aの一例を示す模式的な平面図である。

図5は、本発明の下地絶縁膜の形成方法方法に使用可能な加熱反応炉ユニットの一例を示す模式的な垂直断面図である。

図6は、ゲート酸化膜やゲート絶縁膜が成膜されるシリコン基板表面の一例を示す模式断面図である。

図7は、基板表面上へのプラズマ処理の一例を示す模式断面図である。

図8は、High-k材料の成膜の一例を示す模式断面図である

図9は、High-k材料表面へのプラズマ処理一例を示す模式 断面図である。

図10は、High-k材料膜上へのゲート電極の形成の一例を

示す模式断面図である。

図11は、MOSキャパシタの形成の一例を示す模式断面図である。

図12は、イオン打ち込み(インプラ)によるソース、ドレイン 形成の一例を示す模式断面図である。

図13は、本発明により得られるMOSトランジスタ構造の一例を示す模式断面図である。

図14は、RLSA酸化プロセスによって成膜された酸化膜とHfSiO膜上に酸化プラズマ処理を施した場合における電気的膜厚(Teq)の酸化時間による変化を示すグラフである。

図15は、RLSA酸化プロセスによって成膜された酸化膜とHfSiO膜上に酸化プラズマ処理を施した場合における電気的膜厚(Teq)と電気的膜厚の均一性の酸化時間による変化を示すグラフである。

発明を実施するための最良の形態


以下、必要に応じて図面を参照しつつ本発明を更に具体的に説明 する。以下の記載において量比を表す「部」および「%」は、特に 断らない限り質量基準とする。

(下地膜の形成方法)

本発明においては、電子デバイス用基材上に配置された絶縁膜の 表面に、少なくとも酸素原子含有ガスを含む処理ガスに基づくプラ ズマを照射して、該絶縁膜と電子デバイス用基材との界面に下地膜 を形成する。

(絶縁膜)

本発明において使用可能な絶縁膜を構成する材料は特に制限されないが、実用的なMOSトランジスタの点からは、低誘電率のSi



(High-k材料)

本発明において使用可能なHigh-k材料は特に制限されないが、実用レベルのMOShランジスタのトレンドの点からは、<math>k(比誘電率)の値が8以上、更には10以上のものが好ましい。

このようなHigh-k材料の例としては、 Al_2O_3 、 ZrO_2 、 HfO_2 、 $Ta2O_5$ 、およびZrSiO、HfSiO等のシリケート; ZrAlO等のアルミネートからなる群から選択される1又は2以上のものが好適に使用可能である。

(電子デバイス用基材)

本発明において使用可能な上記の電子デバイス用基材は特に制限されず、公知の電子デバイス用基材の1種または2種以上の組合せから適宜選択して使用することが可能である。このような電子デバイス用基材の例としては、例えば、半導体材料、液晶デバイス材料等が挙げられる。半導体材料の例としては、例えば、単結晶シリコンを主成分とする材料、high Paformance CMOS等が挙げられる。

(下地膜)

上記した絶縁膜の界面特性を向上させることが可能である限り、 下地膜の組成、膜厚、積層の態様等は特に制限されない。トランジ スタ特性の点からは、下地膜としては、下地酸化膜が好適に使用可 能である。

このような下地膜は、6~12A程度の厚さを有することが好ま しく、更には6~8A程度の厚さを有することが好ましい。

(処理ガス条件)

本発明の下地膜作製においては、形成されるべき下地膜の特性の点からは、下記の条件が好適に使用できる。

希ガス (例えば、Kr、Ar、HeまたはXe):300~2000sccm、より好ましくは1000~2000sccm、

 $O_2:1\sim500$ sccm、より好ましくは $10\sim300$ sccm、

温度:室温 (25°C) ~500°C、より好ましくは250~500°C、特に好ましくは250~400°C

圧力: 3~500Pa、より好ましくは7~260Pa、

マイクロ波: 1 ~ 5 W / c m²、より好ましくは 2 ~ 4 W / c m²、 、特に好ましくは 2 ~ 3 W / c m²

(アニーリング)

本発明においては、上述した改質の後、必要に応じて、絶縁膜をアニーリングしてもよい。このアニーリング条件は特に制限されないが、トランジスタ特性の点からは、 O_2 ガスおよび/又は N_2 ガスを含む処理ガスが好適に使用可能である。本発明において好適に使用可能な条件の一例を以下に示す。

(好適なアニーリング条件)

希ガス (例えば、Kr、Ar、HeまたはXe):0~5000 sccm、より好ましくは0~1000sccm、

 $O_2:10\sim1000sccm$ 、より好ましくは $10\sim100s$ ccm、

 $N_2:1000\sim5000$ sccm、より好ましくは $1000\sim3000$ sccm、

温度:室温 (25℃) ~1050℃、より好ましくは600~1050℃、

圧力: 100~101kPa、より好ましくは1k~101kP

a 、

本発明において使用可能なプラズマは特に制限されないが、均一な薄膜化が容易に得られる点からは、電子温度が比較的に低くかつ 高密度なプラズマを用いることが好ましい。

(好適なプラズマ)

本発明において好適に使用可能なプラズマの特性は、以下の通りである。

電子温度: 0.5-2.0eV

密度:1E10~5E12/cm3

プラズマ密度の均一性: ±10%

(平面アンテナ部材)

本発明の電子デバイス材料の製造方法においては、複数のスロットを有する平面アンテナ部材を介してマイクロ波を照射することにより電子温度が低くかつ高密度なプラズマを形成する。本発明においては、このような優れた特性を有するプラズマを用いて下地膜の形成を行うため、プラズマダメージが小さく、かつ低温で反応性の高いプロセスが可能となる。本発明においては、更に、(従来のプラズマを用いた場合に比べ)平面アンテナ部材を介してマイクロ波を照射することにより、良質な下地膜の形成が容易であるという利点が得られる。

本発明によれば、良質な下地膜を形成することができる。したがって、この下地膜上に他の層(例えば、電極層)を形成することにより、特性に優れた半導体装置の構造を形成することが容易である

(下地膜の好適な特性)

本発明によれば、下記のように好適な特性を有する下地膜を容易に形成することができる。



(半導体構造の好適な特性)

本発明の方法の適用すべき範囲は特に制限されないが、本発明により形成可能な良質な下地膜は、MOS構造のゲート絶縁膜として特に好適に利用することができる。

(MOS半導体構造の好適な特性)

本発明により形成可能な極めて薄く、しかも良質な下地膜は、半導体装置の絶縁膜(特にMOS半導体構造のゲート絶縁膜)として特に好適に利用することができる。

本発明によれば、下記のように好適な特性を有するMOS半導体構造を容易に製造することができる。なお、本発明により形成した下地膜の特性を評価する際には、例えば、文献(VLSIデバイスの物理 岸野正剛、小柳光正著 丸善 P62~63)に記載されたような標準的なMOS半導体構造を形成して、そのMOSの特性を評価することにより、上記下地膜の特性評価に代えることができる。このような標準的なMOS構造においては、該構造を構成する下地膜の特性が、MOS特性に強い影響を与えるからである。

(製造装置の一態様)

以下、本発明の製造方法の好適な一態様について説明する。

まず本発明の電子デバイス材料の製造方法によって製造可能な半導体装置の構造の一例について、絶縁膜としてゲート絶縁膜を備えたMOS構造を有する半導体装置を図1を参照しつつ説明する。

図1 (a)を参照して、この図1 (a)において参照番号1はシリコン基板、11はフィールド酸化膜、2はゲート絶縁膜であり、13はゲート電極である。図1 (b)を参照して、ゲート絶縁膜2は下地酸化膜21とHigh-k物質22とからなる。上述したように、本発明の製造方法によれば極めて薄くかつ良質な下地酸化膜21を形成することができる。



この例では、この品質の高い下地酸化膜21は、High-k物質を成膜した後に、O2および希ガスを含む処理ガスの存在下で、Siを主成分とする被処理基材に、複数のスロットを有する平面アンテナ部材を介してマイクロ波を照射することによりプラズマを形成し、このプラズマを用いて前記High-k物質と基板との界面に形成されたシリコン酸化膜(以下「SiO2膜」という)からなることが好ましい。このような下地SiO2膜を用いた際には、後述するように、Si/ゲート絶縁膜界面特性(例えば、界面準位)が良好で、且つ良好なゲートリーク特性を得ることが容易という特徴がある。

(製造方法の一態様)

次に、このようなゲート絶縁膜2、ゲート電極13が配設された 電子デバイス材料の製造方法について説明する。

図2は本発明の電子デバイス材料の製造方法を実施するための半 導体製造装置30の全体構成の一例を示す概略図(模式平面図)で ある。

図2に示すように、この半導体製造装置30のほぼ中央には、ウエハW (図2)を搬送するための搬送室31が配設されており、この搬送室31の周囲を取り囲むように、ウエハに種々の処理を行うためのプラズマ処理ユニット32、33、各処理室間の連通/遮断の操作を行うための二機のロードロックユニット34および35、種々の加熱操作を行うための加熱ユニット36、およびウエハに種々の加熱処理を行うための加熱反応炉47が配設されている。なお、加熱反応炉47は、上記半導体製造装置30とは別個に独立して設けてもよい。

ロードロックユニット34、35の横には、種々の予備冷却ない し冷却操作を行うための予備冷却ユニット45、冷却ユニット46



がそれぞれ配設されている。

搬送室31の内部には、搬送アーム37および38が配設されており、前記各ユニット32~36との間でウエハW(図3)を搬送することができる。

ロードロックユニット34および35の図中手前側には、ローダーアーム41および42が配設されている。これらのローダーアーム41および42は、更にその手前側に配設されたカセットステージ43上にセットされた4台のカセット44との間でウエハWを出し入れすることができる。

なお、図2中のプラズマ処理ユニット32、33としては、同型 のプラズマ処理ユニットが二基並列してセットされている。

更に、これらプラズマ処理ユニット32およびユニット33は、ともにシングルチャンバ型CVD処理ユニットと交換することが可能であり、プラズマ処理ユニット32や33の位置に一基または二基のシングルチャンバ型CVD処理ユニットをセットすることも可能である。

プラズマ処理が二基の場合、例えば、処理ユニット32で酸化処理を行った後、処理ユニット33で窒化処理をする方法を行っても良く、また処理ユニット32および33で並列に酸化処理と窒化処理を行っても良い。

(プラズマ処理装置の一態様)

図3はゲート絶緑膜2の成膜に使用可能なプラズマ処理ユニット32(33)の垂直方向の模式断面図である。

図3を参照して、参照番号50は、例えばアルミニウムにより形成された真空容器である。この真空容器50の上面には、基板(例えばウエハW)よりも大きい開口部51が形成されており、この開口部51を塞ぐように、例えば石英や窒化アルミ等の誘電体により

天板54の外側には、複数のスロットを有する平面アンテナ部材、例えば銅板により形成された平面アンテナ(RLSA)60を介して、高周波電源部をなし、例えば2.45GHzのマイクロ波を発生するマイクロ波電源部61に接続された導波路63が設けられている。この導波路63は、RLSA60に下縁が接続された偏平な円形導波管63Aと、この円形導波管63Aの上面に一端側が接続された同軸導波変換器63Cと、この同軸導波変換器63Cの側面に直角に一端側が接続され、他端側がマイクロ波電源部61に接続された矩形導波管63Dとを組み合わせて構成されている。

前記円筒形導波管 6 3 Bの内部には、導電性材料からなる軸部 6 2 の、一端側がR L S A 6 0 の上面のほぼ中央に接続し、他端側が円筒形導波管 6 3 B の上面に接続するように同軸状に設けられており、これにより当該導波管 6 3 B は同軸導波管として構成されている。

また真空容器 5 0 内には、天板 5 4 と対向するようにウエハWの 載置台 5 2 が設けられている。この載置台 5 2 には図示しない温調 部が内蔵されており、これにより当該載置台 5 2 は熱板として機能 するようになっている。更に真空容器 5 0 の底部には排気管 5 3 の 一端側が接続されており、この排気管 5 3 の他端側は真空ポンプ 5 5 に接続されている。

(RLSAの一態様)

図4は本発明の電子デバイス材料の製造装置に使用可能なRLS A60の一例を示す模式平面図である。

この図4に示したように、このRLSA60では、表面に複数のスロット60a、60a、…が同心円状に形成されている。各スロット60aは略方形の貫通した溝であり、隣接するスロットどうしは互いに直交して略アルファベットの「T」の文字を形成するように配設されている。スロット60aの長さや配列間隔は、マイクロ波電源部61より発生したマイクロ波の波長に応じて決定されている。

(加熱反応炉の一態様)

図5は本発明の電子デバイス材料の製造装置に使用可能な加熱反応炉47の一例を示す垂直方向の模式断面図である。

図5に示すように、加熱反応炉47の処理室82は、例えばアルミニウム等により気密可能な構造に形成されている。この図5では省略されているが、処理室82内には加熱機構や冷却機構を備えている。

図5に示したように、処理室82には上部中央にガスを導入するガス導入管83が接続され、処理室82内とガス導入管83内とが連通されている。また、ガス導入管83はガス供給源84に接続されている。そして、ガス供給源84からガス導入管83にガスが供給され、ガス導入管83を介して処理室82内にガスが導入されている。このガスとしては、High-k絶縁膜形成の原料となる、例えばHTBやシラン等の各種のガスを用いることができ、必要に応じて、不活性ガスをキャリアガスとして用いることもできる。

処理室82の下部には、処理室82内のガスを排気するガス排気 管85が接続され、ガス排気管85は真空ポンプ等からなる排気手



段(図示せず)に接続されている。この排気手段により、処理室82内のガスがガス排気管85から排気され、処理室82内が所望の 圧力に設定されている。

また、処理室82の下部には、ウエハWを載置する載置台87が 配置されている。

この図5に示した態様においては、ウエハWと略同径大の図示しない静電チャックによりウエハWが載置台87上に載置されている。この載置台87には、図示しない熱源手段が内設されており、載置台87上に載置されたウエハWの処理面を所望の温度に調整できる構造に形成されている。

この載置台87は、必要に応じて、載置したウエハWを回転できるような機構になっている。

図5中、載置台87の右側の処理室82壁面にはウエハWを出し入れするための開口部82aが設けられており、この開口部82aの開閉はゲートバルブ98を図中上下方向に移動することにより行われる。図5中、ゲートバルブ98の更に右側にはウエハWを搬送する搬送アーム(図示せず)が隣設されており、搬送アームが開口部82aを介して処理室82内に出入りして載置台87上にウエハWを載置したり、処理後のウエハWを処理室82から搬出するようになっている。

載置台87の上方には、シャワー部材としてのシャワーヘッド88が配設されている。このシャワーヘッド88は載置台87とガス導入管83との間の空間を区画するように形成されており、例えばアルミニウム等から形成されている。

シャワーヘッド88は、その上部中央にガス導入管83のガス出口83aが位置するように形成され、シャワーヘッド88下部に設置されたガス供給孔89を通し、処理室82内にガスが導入されて

いる。

(MOSトランジスタ形成の態様)

次に、上述した装置を用いて、ウエハW上に下地酸化膜21、High-k絶縁膜22からなる絶縁膜2を有するMOSトランジスタを形成する方法の好適な一例について説明する。

図6~13は本発明の方法における各工程の一例を示す模式図である。

図6を参照して、まず、前段の工程でウエハW表面に素子分離となるフィールド酸化膜、チャネルインプラ、犠牲酸化膜を形成する。その後犠牲酸化膜を除去する。

次いでプラズマ処理ユニット32(図3)内の真空容器50の側壁に設けたゲートバルブ(図示せず)を開いて、搬送アーム37、38により、図8の犠牲酸化膜が除去されたウエハWを載置台52(図3)上に載置する。

続いてゲートバルブを閉じて内部を密閉した後、真空ポンプ 5 5 により排気管 5 3 を介して内部雰囲気を排気して所定の真空度まで真空引きし、所定の圧力に維持する。一方マイクロ波電源部 6 1 より例えば 2 W / c m² のマイクロ波を発生させ、このマイクロ波を導波路により案内してR L S A 6 0 および天板 5 4 を介して真空容器 5 0 内に導入し、これにより真空容器 5 0 内の上部側のプラズマ領域 P にて高周波プラズマを発生させる。

ここでマイクロ波は矩形導波管 6 3 D内を矩形モードで伝送し、 同軸導波変換器 6 3 Cにて矩形モードから円形モードに変換され、 円形モードで円筒形同軸導波管 6 3 Bを伝送し、更に円形導波管 6 3 Aにて拡げられた状態で伝送していき、 R L S A 6 0 のスロット 6 0 a より放射され、天板 5 4 を透過して真空容器 5 0 に導入され る。この際マイクロ波を用いているため高密度のプラズマが発生し 、またマイクロ波をRLSA60の多数のスロット60aから放射 しているため、このプラズマが高密度なものとなる。

マイクロ波導入に先立ち、載置台52の温度を調節してウエハWを例えば400℃に加熱しながら、ガス供給管72より酸化膜形成用の処理ガスであるクリプトンやアルゴン等の希ガスと、N₂ガスとを、例えばそれぞれ1000sccm、40sccmの流量で導入して図7の工程(High-k成膜前の窒化処理)を実施する。本処理を実施することでHigh-k成膜時にHigh-k物質と基板シリコンが反応し、界面にシリコン酸化膜が形成することを抑制することが可能となる。

次に、ゲートバルブ (図示せず)を開き、真空容器47内に搬送 アーム37、38 (図2)を進入させ、ウエハWを受け取る。この 搬送アーム37、38はウエハWを熱処理ユニット47から取り出 した後、プラズマ処理ユニット33内の載置台にセットする。

(窒化含有層形成の態様)

次いで、図11に示されるようにこのプラズマ処理ユニット33 内でウエハW上に酸化処理が施され、先に形成されたHigh-k 絶縁膜2の下面に下地酸化膜21(図1(b))が形成される。

この下地酸化膜形成の際には、例えば、真空容器 50 内にて、ウェハ温度が例えば 400 \mathbb{C} 、プロセス圧力が例えば 133 Pa(1 Torr) の状態で、容器 50 内にガス導入管よりアルゴンガスと、 O_2 ガスとを、例えばそれぞれ 2000 sccm、200 sccm、mo 流量で導入する。

その一方で、マイクロ波電源部61より例えば2W/cm²のマイクロ波を発生させ、このマイクロ波を導波路により案内してRLSA60bおよび天板54を介して真空容器50内に導入し、これにより真空容器50内の上部側のプラズマ領域Pにて高周波プラズマを発生させる。

この工程(下地酸化膜の形成)では、導入されたガスはプラズマ化し、酸素ラジカルが形成される。この酸素ラジカルがHighー k物質を透過してシリコン基板で反応し、Highー k物質とシリコン基板界面にSiO₂膜を形成する。このようにして図1(b)に示すように、ウエハW上のHigh- k物質22とシリコン基板1との界面に下地酸化膜21が形成される。

(ゲート電極形成の態様)

次に、High-k物質と下地酸化膜の形成されたウエハW上に ゲート電極13(図1(a))を形成する(図10)。このゲート 電極形成は図5に示されるのと同様の熱処理ユニットで行われる。 この熱処理ユニットは図2に図示される半導体製造装置30に一体 となって設置されている場合もあり、また、他の装置で処理がなさ れる場合もある。

このとき、形成するゲート電極13の種類に応じて処理条件を選

択することができる。

即ち、ポリシリコンからなるゲート電極13を形成する場合には、例えば処理ガス(電極形成ガス)として、 SiH_4 を使用し、 $10\sim500$ Paの圧力、 $580\sim680$ Cの温度条件下で処理する

また、アモルファスシリコンからなるゲート電極13を形成する場合には、例えば処理ガス(電極形成ガス)として、 SiH_4 を使用し、 $10\sim500$ Paの圧力、 $500\sim580$ Cの温度条件下で処理する。

(酸化膜の品質)

上述した図11の工程では、ゲート下地膜用下地酸化膜を形成するに際し、処理ガスの存在下で、Siを主成分とするウエハWに、複数のスロットを有する平面アンテナ部材(RLSA)を介してマイクロ波を照射することにより酸素(O_2)および希ガスとを含むプラズマを形成し、このプラズマを用いて前記被処理基材表面に酸化膜を形成しているため、品質が高く、且つ膜質制御を首尾よく行うことができる。

その後、ゲートのパターンニング、選択エッチングを行い、MOSキャパシタを形成し(図11)、イオン打ち込み(インプラ)を施してソース、ドレインを形成する(図12)。その後アニールによりドーパント(チャネル、ソース、ドレインへインプラされたリン(P)、ヒ素(As)、ホウ素(B)等)の活性化を行う。続いて後工程となる層間絶縁膜の成膜、パターンニング、選択エッチング、メタルの成膜を組み合わせた配線工程を経て本様態に関わるMOSトランジスタが得られる(図13)。最終的にこのトランジスタ上部に様々なパターンで配線工程を施し、回路を作ることでロジックデバイスが完成する。

なお、本様態では絶縁膜としてHfシリケイト(HfSiO膜)を形成したが、それ以外の組成からなる絶縁膜を形成することも可能である。ゲート絶縁膜としては、従来より使われている低誘電率のSiO2、SiON、また誘電率が比較的高いSiNやHigh - K物質と呼ばれる誘電率が高い Al_2O_3 、 ZrO_2 、 HfO_2 、 $Ta2O_3$ 、 およびZrSiO、HfSiO等のシリケートやZrA1O等のアルミネートからなる群から選択される1又は2以上のものが挙げられる。

また、High-K物質の成膜方法として熱CVD法のみを実施例として取り上げたが、High-K物質の形成方法は任意であり、例えばプラズマCVD法やPVD法によって成膜を行うことも可能である。

また、本実施例では、プラズマ酸化処理による効果のみに着目しているが、プラズマ酸化処理の変わりにプラズマ窒化処理や、プラズマ酸化処理と窒化処理を組み合わせた処理等への応用も可能である。


以下、実施例により本発明を更に具体的に説明する。

<u>実施例</u>

実施例1

図14、図15にRLSA酸化プロセスによって成膜された酸化膜とHfSiO膜上に酸化プラズマ処理を施した場合における電気的膜厚(Tea)と電気的膜厚の均一性(Range:面内におけるTeaの最大値と最小値の差)の酸化時間による変化をそれぞれ示す。横軸は酸化処理時間、縦軸はTeaおよびRangeである。図14、図15のサンプルは以下のような方法で作製された。

(1):基板



基板にはP型のシリコン基板を用い、比抵抗が8~12Ωcm、面方位(100)のものを用いた。シリコン基板表面には熱酸化法により500A犠牲酸化膜が成膜されている。

(2): HfSiO膜成膜前処理

APM(アンモニア、過酸化水素水、純水の混合液)とHPM(塩酸、過酸化水素水、純水の混合液)およびDHF(フッ酸と純水の混合液)を組み合わせたRCA洗浄によって犠牲酸化膜と汚染要素(金属や有機物、パーティクル)を除去した。APMの薬液濃度比はNH₄OH:H₂O₂:H₂O=1:2:10であり、温度は60℃である。またHPMは濃度比がHC1:H₂O₂:H₂O=1:1:5で温度が60℃、DHFは濃度比がHF:H₂O=1:99で温度が23℃である。処理はAPM₁0分→純水リンス5分→DHF23分→純水リンス5分→HPM₁0分→純水リンス5分→ファイナル純水リンス5分→HPM₁0分→純水リンス5分→ファイナル純水リンス10分を行った後に、IPA(イソプロピルアルコール、220℃)乾燥を9分行いウェハ上の水分を乾燥させた。その基板を700℃に保持し、NH₃を2000sccm導入した雰囲気下(大気圧)に1分間保持することで基板表面に薄い窒化層(SiN層)を形成した。このSiN層を形成することでシリコン基板とHfSiO膜の熱による反応を抑制することが出来る。

(3): HfSiO成膜

上記 2 のシリコン基板上にハフニウムシリケイト(HfSiO)を成膜した。ターシャリーエトキシハフニウム(HTB: Hf(O C_2H_5) $_4$)とシランガス(SiH $_4$)をそれぞれ 1 sccm、4 0 0 sccmずつ導入し、圧力を 5 0 Paに保持した。HTBの流量は液体マスフローコントローラの流量、シランガスの流量はガスマスフローコントローラの流量である。その雰囲気中で前述 2 のシリコン基板を 3 5 0 $\mathbb C$ で加熱し、基板上でHfとSiとOの反応種を



反応させることでHfSiO膜を成膜した。処理時間を含めたプロセス条件を制御することで4nmのHfSiO膜を成膜した。

(4): RLSA酸化処理

上記3の処理を施したシリコン基板上にRLSAプラズマ酸化処理を施した。400℃に加熱したシリコン基板上に希ガスと酸素をそれぞれ2000sccm、20sccmずつ流し、圧力を67Pa(500mTorr)に保持した。その雰囲気中に複数のスロットを有する平面アンテナ部材(RLSA)を介して2.8W/cm²のマイクロ波を照射することにより酸素および希ガスとを含むプラズマを形成し、このプラズマを用いて前述3の基板上にプラズマ酸化処理を施した。

(5): ゲート電極用 T i N 成膜

上記(3)~(4)で形成したHfSiO膜上、および、リファレンスとして3のHfSiO成膜を省いて4の酸化処理のみを行った酸化膜上にゲート電極としてチタンナイトライド(TiN)をCVD法にて成膜した。3~4の処理を施したシリコン基板を550℃で加熱し、200Paの圧力下で基板上にTiC1 $_4$ ガスを30sccm、NH $_3$ ガスを100sccm、N $_2$ ガスを150sccm 導入することでHfSiO膜上に膜厚800Aの電極用TiNを成膜した。

(6):パターニング、ゲートエッチ

上記(5)で作製したTiN電極上にリソグラフィによりパターニングを施し、過酸化水素水(H_2O_2)薬液中にシリコン基板を90分間浸すことでパターニングされていない部分のTiNを溶かし、MOSキャパシタを作製した。

実施例2

実施例1で作製したMOSキャパシタについて、CV特性を評価

した。この測定は次に示すような方法で行った。ゲート電極面積が $10000 u m^2 のキャパシタのCV$ 、特性を評価した。CV特性は周波数1 MHz、ゲート電圧を1 Vから-2 V程度まで掃引し各電圧におけるキャパシタンスを評価することで求めた。CV特性から電気的膜厚を計算した。

図14はRLSA酸化プロセスによって成膜された酸化膜とHfSiO膜上に酸化プラズマ処理を施した場合における電気的膜厚(Teq)を示す。横軸は酸化処理時間、縦軸は電気的膜厚(Teq)である。

図14に示されるように、リファレンスの酸化膜は酸化時間20 秒以上にて25A以上の膜厚となる。処理時間が短くなるほどプロ セスの再現性は低くなり、膜厚の制御も困難となるため、20秒以 下の短時間プロセスは実用的ではない。したがって、図16のリフ ァレンスに示されるような通常の酸化方法では、High-K酸窒 化膜として要求される膜厚(10A以下)を得ることは困難となる 。それに対し、図14に示したようなHfSiO膜にRLSA酸化 処理を施した場合は、初期の膜厚(約16A)に対し、35秒以上 の長時間処理を施した場合でも電気的膜厚の増加は10A程度に抑 制されている。酸化プロセスには希ガスと酸素ガスしか用いていな いことから、この増膜は酸素に起因するものと考えられる。増膜に は界面からの増膜と、膜そのもの(バルク)の増膜が考えられる。 現在、HfSiO膜を含めたHigh-K物質における問題として 、高温アニールによる結晶化が有る。これは膜中のSi原子の絶対 量が少ないことに起因しているとされている。このことから、酸素 が膜中に混入することでの増膜はSi-Si結合に〇が入り込むこ とによる増膜で有る可能性は低い。また、Hf-〇結合は豊富に含 まれていることも一般に知られている。以上から、増膜に最も寄与



する部分は基板からの増膜、すなわち界面における酸化膜の形成である可能性が高い。したがって、本発明により界面に極めて薄い酸化膜を形成できると考えられる。

図15はRLSA酸化プロセスによって成膜された酸化膜とHfSiO膜上に酸化プラズマ処理を施した場合における電気的膜厚の均一性(Range:面内におけるTeqの最大値と最小値の差)の酸化時間による変化をそれぞれ示す。横軸は酸化処理時間、縦軸はRangeである。

図15に示されるように、リファレンスのRLSA酸化膜は処理時間に対してRangeの値はそれほど変化しないが、HfSiO膜にRLSA酸化処理を施した場合は、処理時間の増加に伴いRangeが小さくなっている、すなわち均一性が向上していることが観測された。このメカニズムは以下のようなものと考えている。先に述べたように、増膜の主な原因は界面における酸化膜の増膜によるものとすると、膜の薄い部分には強い増膜効果、膜の厚い部分には弱い増膜効果が生じる。したがって、膜の厚みの不均一性がRLSA酸化を施すことにより改善され、電気的膜厚が均一になったと考えることが出来る。したがって、図15の結果は先に述べた図14の増膜メカニズムを支持するものと言うことが出来る。

以上から、HfSiO膜を成膜した後にプラズマ酸化処理を施すことで、単体の酸化プロセスでは実現が困難であった極めて薄い10A以下の下地膜の形成を実現することが出来、かつ良好な均一性を持つHfSiO膜を形成することが可能となった。

また、上記の例では本発明を用いて作製されたHfSiO膜についてのみ言及しているが、それ以外のHigh-K物質にも同様の処理を施すことで同様の効果を実現できる。

WO 03/088341



産業上の利用可能性

上述したように本発明によれば、絶縁膜と、電子デバイス用基材との間の界面に、該絶縁膜の特性を向上させるべき良質な下地膜を与える方法を提供することができる。



請 求 の 範 囲

- 1.電子デバイス用基材上に配置された絶縁膜の表面に、少なくとも酸素原子含有ガスを含む処理ガスに基づくプラズマを照射して、該絶縁膜と電子デバイス用基材との界面に下地膜を形成することを特徴とする下地膜の形成方法。
- 2. 前記絶縁膜が、High-k(高誘電率)材料を含む膜である請求項1に記載の下地膜の形成方法。
- 3. 前記プラズマが、酸素ラジカルを含むプラズマである請求項1または2に記載の下地膜の形成方法。
- 4. 前記下地膜が、酸化膜である請求項1~3のいずれかに記載の下地膜の形成方法。
- 5. 前記プラズマが、平面アンテナ部材 (RLSA) に基づくプラズマである請求項1~4のいずれかに記載の下地膜の形成方法。
- 6. 電子デバイス用基材と、該基材上に配置された下地膜と、該下地膜上に配置された絶縁膜とを少なくとも含む電子デバイス用材料であって;前記下地膜が、前記絶縁膜側からのプラズマ照射によって形成された膜であることを特徴とする電子デバイス用材料。
- 7. 前記絶縁膜が、High-k(高誘電率)材料を含む膜である請求項6に記載の電子デバイス用材料。



Fig.1(a)




Fig.1(b)




Fig.2





Fig.3






Fig.4




Fig.5






Fig.6




Fig.7






Fig.8




Fig.9






Fig.10




Fig.11

Gate電極
High-K

P+ P+ P+ P+ P+
(チャネルインプラ)

P型基板(100)

Fig.12


N+ N+(As:ヒ素/P:リン)


イオン打ち込み
(インプラ)

N+ P+ P+ P+ N+


ソース ドレイン

Fig.13





10/11 差替え用紙 (規則26)



11/11



Interior No.
PCT/JP03/04125

A. CLASS Int.	IFICATION OF SUBJECT MATTER C1 ⁷ H01L21/316		:		
According to International Patent Classification (IPC) or to both national classification and IPC					
	SEARCHED				
Minimum documentation searched (classification system followed by classification symbols) Int.Cl ⁷ H01L21/312-21/318					
Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched Jitsuyo Shinan Koho 1922-1996 Toroku Jitsuyo Shinan Koho 1994-2003 Kokai Jitsuyo Shinan Koho 1971-2003 Jitsuyo Shinan Toroku Koho 1996-2003					
Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)					
C. DOCUI	MENTS CONSIDERED TO BE RELEVANT				
Category*	Citation of document, with indication, where app	propriate, of the relevant passages	Relevant to claim No.		
х <u>Ү</u>	US 2002/0014666 A1 (Tadahiro 07 February, 2002 (07.02.02), Page 7, left column, line 1 t line 36 & JP 2001-160555 A		1,3-6 2,7		
х <u>Ү</u>	JP 2000-294550 A (Tokyo Elec 20 October, 2000 (20.10.00), Claims & US 2002/0111000 A1 & KR		1,3-6 <u>2,7</u>		
Y	JP 2001-111000 A (Samsung El 20 April, 2001 (20.04.01), Column 9, lines 8 to 26; Fig. & US 2002/0195683 A1 & KR & GB 2353404 A	2			
× Furth	er documents are listed in the continuation of Box C.	See patent family annex.			
* Special categories of cited documents: "A" document defining the general state of the art which is not considered to be of particular relevance earlier document but published on or after the international filing date "L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified) "O" document referring to an oral disclosure, use, exhibition or other means document published prior to the international filing date but later than the priority date claimed Date of the actual completion of the international search 05 June, 2003 (05.06.03) "T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art document member of the same patent family Date of the actual completion of the international search 17 June, 2003 (17.06.03)			he application but cited to earlying the invention claimed invention cannot be red to involve an inventive claimed invention cannot be pwhen the document is a documents, such a skilled in the art family		
Name and mailing address of the ISA/ Japanese Patent Office		Authorized officer			
Facsimile No		Telephone No.			



Int onal application No.
PCT/JP03/04125

Category*		Relevant to claim No
A	Citation of document, with indication, where appropriate, of the relevant passages JP 11-293470 A (Tokyo Electron Ltd.), 23 October, 1999 (23.10.99), (Family: none)	Relevant to claim No
-		



						
A. 発明の属する分野の分類 (国際特許分類 (IPC))						
Int. C1' H01L 21/316						
						
	Tった分野 最小限資料(国際特許分類(IPC))					
Int. C1' H01L 21/312 - 21/318						
· ·	最小限資料以外の資料で調査を行った分野に含まれるもの					
	に国実用新案公報 1922-1996年 に国外開党 日本学 1922-1996年					
	国公開実用新案公報 1971-2003年国登録実用新案公報 1994-2003年					
	国実用新案登録公報 1996-2003年					
国際調査で使用	目した電子データベース (データベースの名称、	調査に使用した用語)				
	•					
C. 関連する						
引用文献の			関連する			
カテゴリー*			請求の範囲の番号			
X	US 2002/0014666 A		1, 3-6			
$\underline{\mathbf{Y}}$	2002.02.07,第7頁左相		$\frac{2,7}{}$			
	& JP 2001-160555	A				
X	JP 2000-294550 A	(声声エレクトロン世学会社)	1 2 6			
Y	2000.10.294330 A		1, 3-6			
<u> </u>	& US 2002/0111000	• • •	$\frac{2,7}{}$			
	& KR 2000076774 A					
	RR 2000010114 A	•				
区 C欄の続き	きにも文献が列挙されている。	□ パテントファミリーに関する別	川紙を参照。			
* 引用文献の	ウカテゴリー	の日の後に公表された文献				
	車のある文献ではなく、一般的技術水準を示す	「T」国際出願日又は優先日後に公表				
もの 「正」 国際出資	頂日前の出願または特許であるが、国際出願日	出願と矛盾するものではなく、 の理解のために引用するもの	発明の原理又は理論			
	関す前の山嶼または特計であるか、国际山嶼日 公表されたもの	「X」特に関連のある文献であって、	当該文献のみで発明			
	E張に疑義を提起する文献又は他の文献の発行	の新規性又は進歩性がないと考				
	(は他の特別な理由を確立するために引用する	「Y」特に関連のある文献であって、				
	理由を付す) にる開示、使用、展示等に言及する文献	上の文献との、当業者にとって				
	「O」口頭による開示、使用、展示等に言及する文献 よって進歩性がないと考えられるもの 「P」国際出願日前で、かつ優先権の主張の基礎となる出願 「&」同一パテントファミリー文献					
国際調査を完了した日 国際調査報告の発送日 。						
	05.06.03	17.06.	03			
	の名称及びあて先	特許庁審査官(権限のある職員)	4R 9539			
日本国特許庁 (ISA/JP) 郵便番号100-8915		田中 永一 (写	<u>u</u>			
	平民番号100~8915 平千代田区霞が関三丁目4番3号	電話番号 03-3581-1101	~ 内線 3469			
	-					



	続き) 関連すると認められる文献 関連する 関連する				
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	請求の範囲の番号			
Y	JP 2001-111000 A(三星電子株式会社) 2001.04.20,第9欄第8行-第26行,図2 & US 2002/0195683 A1 & KR 2001017820 A & GB 2353404 A	2, 7			
Α .	JP 11-293470A (東京エレクトロン株式会社) 1999. 10. 23 (ファミリーなし)	1-7			
	•				